来源：雪球App，作者： 咖啡豆3wt，（https://xueqiu.com/6358651299/314921233）
本文我尽量通俗地给大家解释一下MOS管、FinFET、先进制程等芯片制造领域的基础知识，让没学过相关专业知识的股民朋友也能看懂。方便我后面在写中芯国际、北方华创、中微公司、正帆科技等半导体板块公司的文章时，大家能更好地理解。
先看一个简单概念：二极管，高中物理讲过，二极管具有单向导电性。
具体讲，二极管有2个极：正极和负极（或阳极和阴极）。导通时，电流方向是阳极→阴极，反之则不通。
对标二极管，三极管中有3个极：基极、集电极和发射极。
对标三极管，我们今天要讲的主角是MOS管，也有3个极：源极、栅极、漏极。
MOS管是数字集成电路的基本构建模块之一，主要用于实现逻辑门。
它的三个极的作用是：源极和漏极之间可以导通，形成电流，但是否导通由栅极控制（栅栏的栅，但这里读shan，一声，栅栏可以拦住牛马，栅极可以拦住电流）。
通常源极和漏极的对称的，二者对调也不会影响器件性能（不重要）。
OK，往下走。看中芯国际的朋友们可能经常听到Finfet这个概念，这个其实是MOSFET的一种升级版结构：MOSFET→FINFET→GAAFET……
解释下MOSFET：金属（metal）氧化物（oxide）半导体（semiconductor）场效应晶体管（Field Effect Transistor）。
这东西按照工作原理还可分增强型、耗尽型等，不用细究。这里我简单解释：高中都学过电容器吧，两个导体夹着一块绝缘体，类似夹心饼干，给它一个电压，就能形成电场。
栅极结构就类似电容器，给它一个电压，就会在这个类似电容的结构中形成电场，电场可以控制沟道的导电性，进而控制源极漏极间的电流导通。
【网上随便找的图，gate是栅极，source是源极，drain是漏极，substrate是基底】
沟道可以理解为源极和漏极之间的距离，这玩意的长短对应着所谓的28nm、14nm工艺。沟道越短，芯片性能越好，制程也越先进，但制造难度也越大。
随着制程的不断发展（摩尔定律在相当长的时间里始终有效，但这一规律在近年来被打破），人们发现，沟道在较短的情况下，电流开始hold不住了，也就是说，无论我想不想让电流流通，它自己都能流通（因为沟道太短了），不仅如此，漏电流还急剧增大（漏电流导致高功耗，低效能，发热猛）。
这时候就有了FINFET路线，由前台积电首席技术官胡正明及其团队提出，这种路线的原理与MOSFET一样，但它改变了源极、栅极、漏极的形状，或者说组合方式。fin-鳍，因为源级形状像鱼鳍而得名，这是一种3D结构（MOSFET是平面结构，是2D的）。
【网上随便找的图，比较清晰地体现了FinFET结构】
FINFET的核心就是用立体结构取代平面器件，用来增强栅极的控制能力，也就是所谓的阻断短沟道效应。
随着制程进一步发展，当FINFET也不够用的时候，未来可能就会采用GAAFET或者更精妙的其他结构。
总之，制程提高的过程，就是人们试图不断缩短沟道长度的过程。这个过程中，总会有奇奇怪怪的、始料不及的问题不断产生，而工程师又会想尽一切办法试图解决这些问题，换结构、换材料、换工艺等等……逢山修路、遇水架桥。哦对了，图一中的栅介质材料写的是二氧化硅（SiO2），也是最常用的材料（栅介质就是前面所说的电容中的那个绝缘体，也就是夹心饼干的心）。
二氧化硅（SiO2）易得到，成本低，性能不错 ，且能减少厚度以持续改善晶体管效能。所以过去的处理器厂商一直在使用。
但由于随着芯片对二氧化硅厚度的要求越来越薄，二氧化硅这玩意遇到性能瓶颈了，因为已经薄到仅剩几层原子了，没法再薄了，再薄，就要漏电了。
所以各厂商就开始追求新材料作为栅极的介质材料，我们听到的High-K，Low-K之类的东西，就是在说新材料的某些特性（极化程度）。
新材料嘛，很容易想到，高端、技术含量大、蕴含很多投资机会。这部分我留在下篇文章，和正帆科技的前驱体部分一起来讲吧。
既然看到这儿了，就点个赞呗~
欢迎产业内的大神在评论区斧正或补充，爱你们
$中芯国际(SH688981)$ $北方华创(SZ002371)$ $中微公司(SH688012)$
